((p 34) 두번째 문단 그림 밑에 둘째줄)

SDRAM

->

SRAM

(p 57 - 어셈블리로 코드 작성하기 2번째 문단 )

""#"  -> "#"

(66쪽 10줄)

증가/감소하여 -> 감소/증가하여

(94쪽 8줄)

방향을 -> 방식을

(101p 그림 4-10)

A0:A3 포트는 이 시트로 들어오는 입력버스이다(즉, 다른 시트에서 나오는 출력이다).
==> 

A0:A3 포트는 이 시트로부터 나가는 출력버스이다(즉, 다른 시트로 들어가는 입력이다).

(120쪽 8-10줄)

이차 코일로 인해 일차 코일의 전압이 높아지면, 이차코일의 전류는 일차 코일에 비해 그만큼 적어진다. 
-> 이차 코일에 걸린 전압이 일차 코일의 전압보다 높으면, 이차코일에 흐르는 전류는 일차 코일에 흐르는 전류에 비해 그에 따라서 작아진다.

(126쪽 클록과 발진기 첫문단 4,5줄, 둘쨰문단 첫줄)

클록 주기 -> 클록 주파수

(133p. 4번째 단락 셋째줄)

칩은 이보다 더 놓은 온도에서...

->
칩은 이보다 더 높은 온도에서...

(p 192 - 3번째 문단 6번째 줄, 7번째 줄)

금속 조각으로 케이블 단자의 2번핀과 3번핀을 단선시킨다. 

-> 단선이 아니라 단락임. 단선은 open이고 단락은 short임. 단선과 단락은 정반대의 개념임.

터미널에 입력한 글자는 단선을 통해 되돌아와 ... 

-> 역시 단선이 아니라 단락이라고 해야함.

(p.201, p.202)

그림이 서로 같지는 않고, 그림 제목의 오탈자 오류입니다.
이전 문의사항과 같은 내용입니다. 

1. 그림7-5 아래의 내용.
수정 전 : CPOL이 high, CPHA가 1일 경우의 SPI 타이밍
수정 후 : CPOL이 high, CPHA가 0일 경우의 SPI 타이밍

2. 그림 7-6 아래의 내용.
수정 전 : CPOL이 low이며, CPHA가 0일 경우의 SPI 타이밍
수정 후 : CPOL이 low이며, CPHA가 1일 경우의 SPI 타이밍

(p200, p201)

1. 그림7-5 아래의 내용.
수정 전 : CPOL이 high, CPHA가 1일 경우의 SPI 타이밍
수정 후 : CPOL이 high, CPHA가 0일 경우의 SPI 타이밍

2. 그림 7-6 아래의 내용.
수정 전 : CPOL이 low이며, CPHA가 0일 경우의 SPI 타이밍
수정 후 : CPOL이 low이며, CPHA가 1일 경우의 SPI 타이밍

(p216 두번재 문단 중)

"주소바이트는 7비트 주소를 포함하며, 방향 비트 뒤에 나온다."
라는 내용은

"주소바이트는 7비트 주소를 포함하며 방향비트가 그 뒤에 나온다."
로 바뀌어야 할 것입니다.

(218)

그림 8-9에 맞는 이미지입니다.

(p 277 3번째 문단 4, 6, 7, 8 줄)

레지스터라는 단어를 사용하였는데, 이 단어는 영어로 'Resistor'입니다. 저항이라고 번역하는 것이 좋습니다.

(p 394 주석)

모토롤라 반도체는 이제 프리스케일 반도이다.

->

모토롤라 반도체는 이제 프리스케일 반도체이다.